Die XSG Utils Library bietet einsatzfertige Funktionsblöcke für Rapid-Control-Prototyping (RCP)- oder Hardware-in-the-Loop (HIL)-Projekte. Die Bibliothek bietet Anwendern Echtzeit-FPGAs mit erweiterten Funktionsblöcken zur Implementierung eigener Projekte.
Vollständig offene Modelle für Simulink und
Xilinx® Vitis™ Model Composer HDL Library, das frühere Xilinx® System Generator Blockset
Festkomma- und Fließkomma-Implementierung
Einsatzfertige ControlDesk-Instrumente
Die dSPACE XSG Utils Library bietet Anwendern Echtzeit-FPGAs mit erweiterten Funktionsblöcken zur Implementierung eigener Projekte. Die Bibliothek ist offen und kann sowohl in Rapid-Control-Prototyping (RCP)-Projekten als auch für die Hardware-in-the-Loop-Simulation eingesetzt werden.
Aufgrund der generischen Programmierung ist die Bibliothek auf alle frei programmierbaren dSPACE FPGA-Echtzeitplattformen anwendbar.
Die dSPACE XSG Utils Library enthält wichtige, häufig gebrauchte Funktionsblöcke für die FPGA-Programmierung wie Festkomma- und FließkommaImplementierung. Die dazugehörigen Blöcke bieten hochwertige Funktionen, die in der Standard-Simulink-Bibliothek für prozessorbasierte Implementierungen verfügbar sind. Die hochwertigen Funktionsblöcke sind einsatzbereit, komfortabel an Ihr Projekt anpassbar und erleichtern daher die FPGA-Programmierung. Sie reichen von erweiterter I/O, Scope- und Look-up-Table-Funktionen bis zu Durchschnittsrechner, Sinusgenerator und Wavetable Encoder.
Die XSG Utils Library bietet vorkonfigurierte Instrumente, die den schnellen Zugriff auf die meisten Funktionen von ControlDesk ermöglichen. Weitere Informationen finden Sie in der entsprechenden Produktinformation.
Die XSG Utils Library steht in zwei Versionen zur Verfügung:
Für umfangreiche Entwicklungsprojekte sind beide Versionen notwendig.
Bereich
PWM Measurement
PWM Generator
Look-up Table (1D, 2D und 3D)
I/O Access Functions
Integrator
PI Controller
Average Calculator
Sine Generator
Diskrete PT1
Scaling
Wavetable Encoder
APU
UART (RX & TX)
Sinus oder Kosinus
Reziprok
Median
Dreiphasen-PWM-Generatoren mit drei Modi: Motorsteuerung, phasenverschoben und benutzerdefiniert
Functionality | Description |
---|---|
Scope | Captures 8 (out of 16) high-frequency signals within the FPGA clock rate and sends the captured data synchronously to the processor, where it can be displayed and stored in instruments such as the ControlDesk plotters. |
PWM Measurement | Measures the dead time (time between HSD and LSD), high time, and period time of a single-phase or three-phase PWM signal. |
PWM Generator | Generates an aligned PWM signal (single-phase and three-phase). The dead time and the duty cycle can be configured at runtime. |
Look-up Table | Configures the accuracy of the table, and the minimum and maximum data values to be covered. Linear interpolation algorithms or the Use Input Below method can be configured online: 1-D, 2-D, and 3-D look-up tables are available. If required, the tables can be updated at runtime. |
I/O Access Functions | Enables flexible programming and run-time parameterization of the onboard FPGA I/O as well as the stimulus mode. |
Treiben Sie Innovationen voran. Immer am Puls der Technologieentwicklung.
Abonnieren Sie unser Expertenwissen. Lernen Sie von erfolgreichen Projektbeispielen. Bleiben Sie auf dem neuesten Stand der Simulation und Validierung. Jetzt dSPACE direct und dSPACE direct aeropace & defense abonnieren.